近十多年来，视频编解码技术取得空前的发展，多种音视频编解码标准被制定，并且逐渐得到应用。视频编码标准所呈现的异构性,　使得多标准的视频解码芯片成为研究热点。运动估计仍然是大部分视频编解码中去除冗余的主要手段，但MPEG-2标准和H.264标准在运动补偿部分差异比较大，目前国内还少有这方面的研究。本文首先深入分析研究了两个标准运动补偿的过程。确定了将要设计解码器的解码能力为MPEG-2　MP@ML和H.264　Baseline　profile（不包括deblocking功能），并给出了各个模块功能划分和输入输出定义。其次设计了同时适应MPEG-2和H.264多层次并行复用运动补偿的框架结构。采用预取参考帧数据、基于宏块流水补偿策略，提高了解码器并行处理数据的能力。设计的三级流水的运动矢量计算单元、基于寄存器组的插值计算单元、计算单元高复用性的帧内预测单元提高了运算效率，很好的满足了实时性要求。在帧存储设计中，本文采用一块SDRAM作为片外帧存储器减少芯片I/O引脚、降低了成本。利用SDRAM的特性、补偿与显示过程对帧存储器的不同需求，设计了专用的帧存储器读写仲裁机制，有效的改善了存储带宽。最后在FPGA原型验证过程中，采用在控制通路设置检测点，实时检测，加快了验证进程，同时利用编码软件使用不同的编码参数生成视频测试源来满足视频芯片高覆盖率的要求。目前该设计已经能够在FPGA上实时解码以MPEG-2编码的标清DVD文件，H.264运动补偿部分模块也已经完成功能仿真验证。