Indexed by：
Abstract：
由于在电子系统中的广泛应用，锁相环已从最初仅为线性模拟锁相环发展到目前以数字锁相环为主。电荷泵锁相环(CPPLL)以其锁定相差小和捕获范围大的优点成为当前数字锁相环产品的主流。
以数模混合为特点的CPPLL设计更为复杂和困难。本文深入分析了CPPLL的理论，系统设计，行为建模以及电路和版图设计，并采用自顶向下的方法设计了一个低噪声低功耗CMOS电荷泵锁相环。理论分析了CPPLL的噪声和设计参数（如带宽和相位裕度）的关系，说明了通过选择合适的环路带宽可抑制噪声。作为设计依据，提出了三阶CPPL
Keyword：
Reprint Author's Address：
Basic Info ：
Degree： 硕士
Mentor： 邵志标
Year： 2003
Language： Chinese
Affiliated Colleges：
